لماذا نقل البيانات التسلسلية أسرع من نقل البيانات الموازية؟
تكون اتصالات محرك الأقراص الصلبة SATA أسرع من اتصالات محرك الأقراص الثابتة القديم PATA ويمكن قول الشيء نفسه عن معايير الكبلات الخارجية ، ولكن هذا غير مضاد: لماذا لا يكون النقل المتوازي أسرع?
تأتي جلسة الأسئلة والأجوبة اليوم مقدمة من SuperUser-a subdivision of Stack Exchange ، وهي مجموعة مجتمعية مدفوعة من مواقع Q & A.
السؤال
قارئ SuperUser Modest لديه فضول حول معدلات نقل البيانات للاتصالات المتوازية والمتسلسلة:
بشكل حدسي ، كنت تعتقد أن نقل البيانات المتوازية يجب أن يكون أسرع من نقل البيانات التسلسلية ؛ بالتوازي ، أنت تقوم بنقل العديد من البتات في نفس الوقت ، بينما في المسلسل تقوم بعمل واحد في كل مرة.
ما الذي يجعل واجهات SATA أسرع من PATA ، وأجهزة PCI-e أسرع من PCI ، والمنافذ التسلسلية أسرع من التوازي?
في حين أنه من السهل الوقوع في منطق أن SATA هو أحدث من PATA ، يجب أن يكون هناك آلية أكثر واقعية في العمل من مجرد سن.
الاجابة
يقدم مساهم SuperUser Mpy بعض التبصر في طبيعة أنواع الإرسال:
لا يمكنك صياغتها بهذه الطريقة.
الإرسال التسلسلي هو أبطأ من انتقال مواز نظرا ل نفس تردد الإشارة. باستخدام الإرسال المتوازي ، يمكنك نقل كلمة واحدة لكل دورة (على سبيل المثال ، 1 بايت = 8 بت) ولكن مع إرسال تسلسلي فقط جزء منه (على سبيل المثال ، بتة واحدة).
سبب استخدام الأجهزة الحديثة للإرسال التسلسلي هو:
- لا يمكنك زيادة تردد الإشارة للإرسال المتوازي دون حدود ، لأنه ، حسب التصميم ، يجب أن تصل جميع الإشارات الصادرة من جهاز الإرسال إلى المستقبل عند نفس الوقت. هذا لا يمكن ضمانه للترددات العالية ، حيث لا يمكنك ضمان أن وقت عبور الإشارة يساوي جميع خطوط الإشارة (فكر في مسارات مختلفة على اللوحة الأم). كلما زاد التردد ، كلما زادت الفروق الدقيقة. ومن ثم يتعين على المتلقي الانتظار حتى يتم تسوية جميع خطوط الإشارة - من الواضح أن الانتظار يقلل معدل النقل.
- نقطة جيدة أخرى (من هذا المنصب) هي أن المرء يحتاج إلى النظر الحديث المتبادل مع خطوط إشارة متوازية. كلما زاد التردد ، كلما ازدادت حالات التداخل والصخب كلما زادت احتمالية حدوث كلمة تالفة والحاجة إلى إعادة إرسالها. [1]
لذلك ، حتى إذا قمت بنقل بيانات أقل في كل دورة مع إرسال تسلسلي ، يمكنك الانتقال إلى ترددات أعلى بكثير مما ينتج عنه معدل نقل صافي أعلى.
[1] وهذا ما يفسر أيضًا سبب وجود UDMA-Cables (Parallel ATA مع زيادة سرعة النقل) ضعف عدد الأسلاك كدبابيس. تم تأريض كل سلك ثاني لتقليل الحديث المتبادل.
سكوت تشامبرلين يكرر إجابة ماوب ويتوسع في اقتصاديات التصميم:
المشكلة هي التزامن.
عند إرسالك بالتوازي ، يجب أن تقيس جميع الخطوط في نفس اللحظة بالضبط ، كلما تقدمت بسرعة أكبر حجم النافذة لتلك اللحظة يصبح أصغر وأصغر ، وفي النهاية يمكن أن تصبح صغيرة جدًا لدرجة أن بعض الأسلاك ما زالت تستقر بينما يتم الانتهاء من الآخرين قبل نفاد الوقت.
عن طريق إرسال المسلسل لم تعد بحاجة للقلق حول جميع الخطوط التي تستقر ، خط واحد فقط. والأكثر فعالية من حيث التكلفة لجعل خط واحد يستقر أسرع 10 مرات من إضافة 10 خطوط بنفس السرعة.
بعض الأشياء مثل PCI Express تقوم بأفضل ما في العالمين ، فهي تقوم بعمل مجموعة متوازية من الاتصالات التسلسلية (منفذ 16x على اللوحة الأم يحتوي على 16 اتصالاً تسلسليًا). من خلال القيام بذلك ، لا يحتاج كل سطر إلى التزامن التام مع الخطوط الأخرى ، طالما أن جهاز التحكم في الطرف الآخر يمكنه إعادة ترتيب "حزم" البيانات عند ظهورها باستخدام الترتيب الصحيح.
تعمل صفحة How Stuff Works الخاصة بـ PCI-Express على استكشاف جيد جدًا في العمق حول كيف يمكن أن يكون PCI Express في التسلسل أسرع من PCI أو PCI-X بالتوازي.
TL ؛ إصدار DR: من الأسهل جعل الاتصال المنفرد أسرع 16 مرة من 8 اتصالات ، أسرع مرتين عندما تصل إلى ترددات عالية جدًا.
هل لديك شيء تضيفه إلى الشرح؟ الصوت قبالة في التعليقات. هل ترغب في قراءة المزيد من الإجابات من مستخدمي Stack Exchange الآخرين المحترفين بالتكنولوجيا؟ تحقق من موضوع المناقشة الكامل هنا.
